这一技术是一种有助于减少离散时间滤波器使用电容器数量的电路技术，与当前的技术相比可省去大约一半的电容器。采用这些技术的130 nm（纳米）CMOS工艺的试验制造表明，实现了全球最低水平的电路面积和功耗，在1.5 V电源电压条件下滤波器核心电路面积仅为1.8 mm2，而电流消耗仅为11 mA。同时还证实实现了GSM、W-CDMA和无线LAN（局域网）通信系统所需的抑制特性。

瑞萨科技将在2007年9月16日于加利福尼亚圣荷塞举行的2007年定制集成电路会议（CICC）上提交这些结果。

瑞萨科技进行了多模通信RF收发IC中接收滤波器电路的研究。滤波器电路是重要电路,可以消除不必要频率成分,提取目标频率成分，并将该频率成分以尽可能少的损失传输到下一级电路。通过研究,瑞萨开发了最新滤波器电路技术,可以实现全球最小电路面积及最低功耗,并具有宽带频率特性多样性的接收离散时间滤波器.

新开发的电路技术的特性概括如下。

（1） 电路配置技术可以减少大约一半数目的电容器

离散时间滤波器可有效地消除干扰波并避免下一级A/D（模拟/数字）转换器产生的环回信号（混叠）效应，还可以省去许多必需和执行运算的,由开关连接电容器元件组成的开关电容滤波器(SCF)电路。离散时间滤波器处理模拟信号的计算电路由延迟元件构成，通过一个电容器和累加器MOS开关组成的延迟元件延迟信号.

传统上，计算电路采用串联方式连接，利用加减的方法执行信号处理。不过，这种电路配置要求大量的电容器，并且成为妨碍减小电路面积的因素。以下提出的电路配置方法可以减少延迟元件数量，同时保持相同的计算功能,从而解决这个问题。

a.计算电路配置及相关延迟单元排列的特殊设计

b. 增加加法器从而减少延迟元件和系数元件的数目

新设计的电路是两层计算电路，可以保证每层的尺寸很小。利用这种方法，可以减少延迟元件数量，滤波器使用大约一半数量的电容器仍然可以实现以前的传输特性,并使电路面积大幅减少

（2） 研究不会引起电路特征性能下降的理想的电容器单元

电容器延迟元件是由基本电容器单元配置构成的。电容器单元小型化可以减小电路面积和功耗，但是小型电容器单元的使用会引起电路特性下降。因此，针对特性下降, 特别考虑布线和寄生电容的影响,建立理想电容器单元模型进行研究,研究的主要内容如下。

a. 由于寄生电容产生的电荷重新分布引起的信号损失

当一个开关接通且导通开始时，电容器上积累的电荷开始分布并移动到下一级电容器。如果寄生电容在这时出现，下一级电容器的电压就要比原来的电压更低，因而产生信号成分损失。
b. 由寄生电容产生的未知滤波传输特性所造成的衰减量下降

当寄生电容值或电容器单元变化，会导致未知滤波传输特性,引起电压变化和衰减量下降.

a和b数字模型量化分析,对可获得必需滤波传输特性的, 优化的最小电容器单元进行研究, 之后对试验电路进行评估，确认性能没有下降。

详情请访问：http://